课题组完成的面向AI数据中心光互连引擎的高密度重定时光接收机阵列芯片工作“An 8×64 Gb/s PAM-4 Retimed Optical Receiver with Forwarded Clock for UCIE Compliant Optical I/O in 28-nm CMOS”被2026年IEEE射频集成电路研讨会(RFIC)录用。

兼容 UCIe 的光互连引擎I/O，是Chiplet 时代光电融合的核心枢纽：它以 UCIe 的标准化互操作解决 “异构集成” 难题，以光互连的高带宽、长距、低功耗突破 “电互连天花板”，为AI大模型训练、超算与下一代数据中心提供从封装到机架的统一高速互连底座，是算力基础设施从 “电时代” 迈向 “光时代” 的关键技术路径。针对业界先进的AI处理器(XPU)中不断提升的互连带宽密度要求，本工作提出一款面向兼容 UCIe的光I/O(OIO)方案的8×64 Gb/s PAM-4重定时光接收机(ORX)，所提出方案可通过UCIe 接口将光引擎(Optical Engine)与GPU/XPU/交换芯粒进行共封装集成，接收机端实现了2.55 pJ/bit的能效，和传统重定时可插拔光模块和线性可插拔光模块相比，分别提升72%和45%。本工作实现了迄今为止最高的重定时光接收机带宽密度，同时具有最优的带宽密度能效品质因数。

论文第一作者为课题组博士研究生何玉坤，本工作得到国家自然科学基金的资助。

关于RFIC：

RFIC (IEEE Radio Frequency Integrated Circuits Symposium)是射频集成电路领域历史最悠久、影响力最大的国际会议，由IEEE微波理论与技术协会(MTT-S)、IEEE固态电路学会(SSCS)等主办，长期引领5G/6G、毫米波、太赫兹等尖端芯片技术的发展方向，每年在全球录用90篇左右论文。作为行业公认的技术标杆，RFIC以严苛的论文评审和硬性实测数据要求著称，其收录成果直接推动商用射频前端、卫星通信和雷达系统的革新。该会议一直是英特尔、三星等业内巨头发布风向标技术的首选平台，更是学术界与产业界深度融合的核心枢纽。