课题组在2023年完成的112-Gb/s-PAM4 SerDes接收机芯片论文被今年的欧洲固态电路会议(50th European Solid-State Electronics Research Conference - ESSERC)录用，这颗芯片从测试完成到最终投稿只有5天时间。课题组基于28-nm工艺下在国际上首次实现了1/4速率混合信号架构的PAM4有线接收机芯片并包含完整的CDR，提出了超细增益调节的线性均衡前端电路和超高速的1/4速率比较器，本工作将做题为"A 112-Gb/S PAM-4 Receiver with Ultra-Fine Gain-Adjustment CTLE and Novel Sample-and-Reset Slicer in 28-nm CMOS"的口头报告，这也是我校第一次在集成电路芯片设计顶会发表wireline transceiver(有线收发机)研究领域的论文。本工作得到了国家自然科学基金的资助，合作方还包括阿里平头哥半导体。本工作也标志着课题组已经实现了完整的112-Gb/s-PAM4 SerDes收发机，论文的第一作者为博士研究生唐人杰同学。

关于ESSERC:

欧洲固态电路会议始创于1975年，今年将举办第50届。该会议是IEEE固态电路协会(SSCS)主办的芯片设计顶级会议之一，极具影响力。ESSERC为来自全球范围内的众多专家学者和工业界研发人员提供了一个站在技术前沿与业界专家交流沟通的机会。